Pat

J-GLOBAL ID：200903098099650724

電界効果トランジスタ及びその製造方法

Inventor： 本郷 禎人
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000333101
Publication number (International publication number)：2002141499
Application date： Oct. 31, 2000
Publication date： May. 17, 2002
Summary：

【要約】【課題】断面形状がT字型であるゲート電極を有する電界効果トランジスタにおいて、ゲートリーク電流を低減する。【解決手段】オーミックコンタクト層27上の異なる領域に、SiO2膜からなる第1の絶縁膜11とSiO膜からなる第2の12が形成されている。それらの間隙のオーミックコンタクト層27はエッチングにより除去されている。その1つの間隙に接するように断面形状Tのゲート電極15が形成されている。ソース電極13及びSiO2膜11間、ドレイン電極14及びSiO2膜11間に位置するオーミックコンタクト層27は分断されていることによりゲートリーク電流を低減できる。

Claim (excerpt)：

少なくともショットキーコンタクト層及びその上面に形成されたオーミックコンタクト層を形成した半導体基板と、前記オーミックコンタクト層上に形成されたソース電極、絶縁膜及びドレイン電極と、前記ショットキーコンタクト層と接合されたゲート電極とを具備し、前記ソース電極及び前記ドレイン電極の少なくとも一方の電極下に形成された前記オーミックコンタクト層が前記絶縁膜下に形成されたオーミックコンタクト層と分離されていることを特徴とする電界効果トランジスタ。

IPC (6)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 21/28 301 ,  H01L 29/201 ,  H01L 29/417

FI (5)：

H01L 21/28 301 H ,  H01L 29/80 H ,  H01L 29/203 ,  H01L 29/50 J ,  H01L 29/80 F

F-Term (46)：

4M104AA04 ,  4M104AA10 ,  4M104BB05 ,  4M104BB14 ,  4M104CC01 ,  4M104CC03 ,  4M104DD08 ,  4M104DD09 ,  4M104DD10 ,  4M104DD16 ,  4M104DD26 ,  4M104DD34 ,  4M104DD68 ,  4M104DD78 ,  4M104DD83 ,  4M104DD90 ,  4M104DD91 ,  4M104EE14 ,  4M104FF07 ,  4M104FF13 ,  4M104FF22 ,  4M104GG11 ,  4M104HH14 ,  4M104HH20 ,  5F102FA01 ,  5F102FA05 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR00 ,  5F102GR04 ,  5F102GR09 ,  5F102GS02 ,  5F102GS04 ,  5F102GV07 ,  5F102HC01 ,  5F102HC17