Pat

J-GLOBAL ID：200903098221750794

半導体装置の製造方法

Inventor： 河村 喜雄 ,  片桐 創一 ,  安井 感 ,  河合 亮成 ,  佐藤 雅彦
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1998294911
Publication number (International publication number)：2000124173
Application date： Oct. 16, 1998
Publication date： Apr. 28, 2000
Summary：

【要約】【課題】 半導体基板上に形成された薄膜を研磨する際、研磨面が平坦で且つ残膜の厚さむらが生じない半導体装置の製造方法を提供する。【解決手段】 半導体基板の基板表面上に形成された薄膜の研磨に際し、前記基板表面が平坦な基板を用い、又は平坦となるように矯正した後、研磨粉を含む砥石を用いて研磨する。【効果】 基板表面上に形成された薄膜に膜厚むらを生じることなく、さらにパターンに対応した薄膜の凹部を加工することなく、薄膜の凸部のみを平坦に加工できるので、高性能な半導体装置を高い歩留まりで製造し、安価に提供できる。

Claim (excerpt)：

表面に薄膜が形成された基板を準備する工程と、前記基板の裏面側をホルダーで保持する工程と、前記基板の裏面側の所望の箇所を局所的に加圧することにより前記基板表面を平坦に矯正する工程と、前記基板の裏面と前記ホルダーとの隙間に流動化した媒体を供給する工程と、前記媒体を固化する工程と、その後、砥石を用いて前記基板表面に形成された薄膜を研磨する工程とを有することを特徴とする研磨方法。

IPC (2)：

H01L 21/304 622 ,  H01L 21/304

FI (2)：

H01L 21/304 622 K ,  H01L 21/304 622 J