Pat
J-GLOBAL ID：200903098243544292
不揮発性半導体記憶装置
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992244719
Publication number (International publication number)：1994097455
Application date： Sep. 14, 1992
Publication date： Apr. 08, 1994
Summary：
【要約】【目的】 書込み時の誤書込みを招くことなくビット線に印加するVMbit及び選択ゲート電圧VMGを低くすることができ、高性能化、高集積化を可能としたNANDセル型のEEPROMを提供すること。【構成】 NANDセル型のEEPROMにおいて、データ書込み時に、書込みセルM4 と同一の制御ゲートCG4 につながる非書込みセルM8 のソース,ドレイン拡散層がビット線BL2 の電位と電気的に接続されないように、ビット線電圧VMbit,選択ゲートSG1 の電圧VMG及びセレクトトランジスタのしきい値Vthの関係をVMbit>VMG-Vthに設定し、データ書込み時間を、ソース,ドレイン拡散層がビット線BL2 と電気的に接続される書込みセルM4 ではしきい値の変化が生じ、拡散層がビット線BL2 と電気的に接続されない非書込みセルM8ではしきい値の変化が生じない時間(10msec以下)に設定したことを特徴とする。
Claim (excerpt)：
半導体基板上に絶縁膜を介して電荷蓄積層と制御ゲートが積層形成された電気的書替え可能な複数個のメモリセルを、隣接するもの同士でソース,ドレイン拡散層を共用する形で直列接続し、かつこの直列接続部のドレイン側,ソース側に選択ゲートを有するセレクトトランジスタを設けてNANDセルを構成し、このNANDセルをマトリックス配置してなるセルアレイを備えた不揮発性半導体記憶装置において、データの書込み時に、書込みすべきメモリセルと同一の制御ゲートにつながった書込みすべきでないメモリセルのソース,ドレイン拡散層がビット線電位と電気的に接続されないように、ビット線電圧VMbit,選択ゲート電圧VMG及びセレクトトランジスタのしきい値Vthの関係を、VMbit>VMG-Vthに設定してなることを特徴とする不揮発性半導体記憶装置。
IPC (4)：
H01L 29/788
, H01L 29/792
, G11C 16/06
, H01L 27/115
H01L 29/78 371
, G11C 17/00 309 A
, H01L 27/10 434
