Pat

J-GLOBAL ID：200903098275416814

ケーブル誤接続検出装置

Inventor： 村田 和久 ,  江越 広弥
Applicant, Patent owner： 富士通株式会社
Agent (1)： 松本 昂
Gazette classification：公開公報
Application number (International application number)：1995040035
Publication number (International publication number)：1996233890
Application date： Feb. 28, 1995
Publication date： Sep. 13, 1996
Summary：

【要約】【目的】本発明は大容量のデータの並列処理を行う複数の送受信装置間を接続する複数のケーブルの誤接続を検出することができるケーブル誤接続検出装置を提供することを目的とする。【構成】送信装置11 が、1対の接続関係以外の第1受信装置21 に誤ってケーブル31 で接続されたとする。この場合に、パリティ生成手段7が第1設定手段8の設定に応じて並列データD1 〜DM に偶数パリティチェックを行うためのビットを付加したパリティチェック信号Pをケーブル31 の信号線13を介して第1受信装置21 のパリティ検出手段10へ送信し、パリティ検出手段10で、第2設定手段11の奇数パリティチェック設定に応じてパリティチェックが行われ、これによってパリティエラーが検出され、このパリティエラーが、誤接続認識手段14で所定数検出された場合に、ケーブル誤接続と認識されるように構成する。

Claim (excerpt)：

データの並列処理を行って複数の並列データを送信する並列データ送信手段を有する第1〜第N送信装置と、該複数の並列データを受信する並列データ受信手段を有する第1〜第N受信装置とを、多数の信号線が内挿された第1〜第Nケーブルによって1対1の関係で接続する際に、そのケーブルの誤接続を検出するケーブル誤接続検出装置において、前記第1〜第N送信装置に、偶数及び奇数パリティチェック設定の何れかが行われる第1設定手段と、前記並列データ送信手段から出力される複数の並列データを取り込み、この取り込んだ並列データに該第1設定手段に設定された偶数及び奇数パリティチェックの何れかを行うためのパリティチェックビットを付加し、このパリティチェックビットの付加されたパリティチェック信号を出力するパリティ生成手段とを具備し、前記第1〜第N受信装置に、偶数及び奇数パリティチェック設定の何れかが行われる第2設定手段と、前記パリティチェック信号に応じた前記並列データ送信手段から出力される複数の並列データのパリティチェックを、該第2設定手段に設定された偶数及び奇数パリティチェックの何れかに応じて行うパリティ検出手段と、該パリティ検出手段で所定数パリティエラーが検出された際にケーブル誤接続と認識する誤接続認識手段とを具備し、前記第1〜第N送信装置及び前記第1〜第N受信装置の内、前記ケーブルで1対に接続される送信装置及び受信装置の前記第1及び第2設定手段に同一のパリティチェック設定を行い、この設定に応じたパリティチェックビットが付加されたパリティチェック信号を接続ケーブルの前記複数の並列データ伝送用以外の信号線を介して前記パリティ検出手段へ送信するようにしたことを特徴とするケーブル誤接続検出装置。