Pat

J-GLOBAL ID：200903098293868218

半導体装置の製造方法

Inventor： 平尾 秀司 ,  吉田 岳人 ,  矢野 航作 ,  村上 友康
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 森本 義弘
Gazette classification：公開公報
Application number (International application number)：1993037629
Publication number (International publication number)：1994252024
Application date： Feb. 26, 1993
Publication date： Sep. 09, 1994
Summary：

【要約】【目的】 本発明は、半導体装置の製造方法のうち、アライメントキーの形成方法に関するものであり、高温アルミスパッタ堆積によるアライメントキーの埋め込みを抑制する。【構成】 コンタクトホール開孔時に形成するアライメントキー領域において第1のBPSG層間膜2、多結晶シリコン膜3、第2のBPSG層間膜4を形成し、コンタクトホール開孔用のレジスト5をマスクに第2のBPSG層間膜4をドライエッチングで除去する。そして、多結晶シリコン膜3を等方性のエッチング条件で第2のBPSG層間膜4よりも横方向に後退するように除去した後、第1のBPSG層間膜2を除去する。【効果】 コンタクトホール開孔時に形成したアライメントキー領域の側壁に凹部を設けることによって、高温アルミニウム堆積前に形成するTi/TiN/Ti膜が不連続となり、アライメントキー内部へのアルミニウムの流れ込みを抑制し、アライメントエラーを防止する。

Claim (excerpt)：

コンタクトホール形成用のアライメントキー領域において、第1および第2の層間絶縁膜に対して充分な選択比を有する膜を第1の層間絶縁膜と第2の層間絶縁膜によって挟むように形成する工程と、コンタクトホール開孔用のレジストを形成する工程と、第2の層間絶縁膜を除去する工程と、前記第1および第2の層間絶縁膜に対して充分な選択比を有する膜を除去する工程と、第1の層間絶縁膜を除去する工程よりなる半導体装置の製造方法。

IPC (3)：

H01L 21/027 ,  H01L 21/28 301 ,  H01L 21/316