Pat

J-GLOBAL ID：200903098345650038

半導体装置の製造方法

Inventor： 廣田 高敏
Applicant, Patent owner： 富士通株式会社
Agent (1)： 寒川 誠一
Gazette classification：公開公報
Application number (International application number)：1992137340
Publication number (International publication number)：1993335425
Application date： May. 29, 1992
Publication date： Dec. 17, 1993
Summary：

【要約】【目的】 半導体装置の製造方法に関し、コンタクトホール底部のクリーニング時にコンタクトホール底部に絶縁層が形成されないようにし、また、垂直形状のコンタクトホールの場合にもそこに埋め込まれる配線の被覆性が良好になるようにして、信頼性の高い多層配線を形成する方法を提供することを目的とする。【構成】 基板1上に形成された第1の導電層5上に絶縁層6を形成し、絶縁層6にコンタクトホール7を形成し、コンタクトホール7の側壁に金属層8を形成した後、基板1に垂直方向にエッチングビームを入射してコンタクトホール7の底部をイオンミリングによる表面処理をなし、次いで、基板1をエッチングビームの入射方向に対して傾斜させて、コンタクトホール7の側壁に形成された金属層8のみをエッチングして、エッチングされた金属層8の金属をコンタクトホール7の底部に埋め込むようにする。

Claim (excerpt)：

基板(1)上に形成された第1の導電層(5)上に絶縁層(6)を形成し、該絶縁層(6)にコンタクトホール(7)を形成し、該コンタクトホール(7)の側壁に金属層(8)を形成し、前記基板(1)に垂直方向にエッチングビームを入射して前記コンタクトホール(7)の底部をイオンミリングによる表面処理をなし、前記基板(1)をエッチングビームの入射方向に対してコンタクトホール底部をエッチングしない角度まで傾斜させて、前記コンタクトホール(7)の側壁に形成された前記金属層(8)のみをエッチングして、該エッチングされた金属層(8)の金属を前記コンタクトホール(7)の底部に埋め込み、前記金属層(8)の金属が底部に埋め込まれた前記コンタクトホール(7)を埋めて前記絶縁層(6)上に第2の導電層(9)を形成する工程を有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/90 ,  H01L 21/28 ,  H01L 21/302 ,  H01L 21/3205