Pat

J-GLOBAL ID：200903098361251224

半導体記憶装置

Inventor： 戸 田 春 希
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992230583
Publication number (International publication number)：1994076563
Application date： Aug. 28, 1992
Publication date： Mar. 18, 1994
Summary：

【要約】【目的】 最小のレジスタ構成でこのレジスタの数以上のカラムビットのデータを連続してアクセスでき、このアクセス開始のカラムアドレスについても任意に設定することを可能にする。【構成】 スクランブル制御回路10によりデータの読み出し順に基づきカラムセレクト線C1〜Cn/2 を選択しメモリセルのカラムb11〜bn2の複数を組として選択するゲート11〜1nを複数選択することによりデータ線DLNからリードライトデータ線RWDに読み出すべきデータを整え、スクランブル制御回路10からスクランブラ回路61、62を通じてリードライトデータ線RWDのデータを複数のデータレジスタ51、52に選択的に格納させ、データ選択部9にによりデータレジスタ51、52から順次データを読み出すことによりメモリセルからのデータを高速で読み出す。

Claim (excerpt)：

複数のメモリセルがマトリクス状に配置されたメモリセルアレイであって、複数のカラムを有し、所定数aのカラムが1つのカラム群を作っている、メモリセルアレイと、前記カラムに接続され、前記カラムからのデータを受け取るデータ線の所定数2aを有するデータ線群と、前記カラムと前記データ線との間に接続されて、両者の接続、切り離しを行うカラムゲートであって、前記あるカラム群に属する前記複数のカラムに接続された前記カラムゲートの複数がそれぞれ1つのカラムゲート群を作っている、カラムゲートと、前記データ線からのデータを格納するデータレジスタであって、前記データレジスタの所定数a毎のものが第1、第2の2つのデータレジスタ群を作っている、データレジスタと、前記複数のカラムからのデータをどの順序で読み出すかを内容とする読み出しアドレスに基づいて、前記複数のカラムゲート群のうちの2つを選択的にオンすると共に、これによって前記データ線群に転送される所定数2aのデータのうちの所定数aの所期のデータを前記第1データレジスタ群中の所定数aの前記データレジスタに所定の順序に格納させる第1制御と、この後さらに前記読み出しアドレスに基づいて、前記複数のカラムゲート群のうちの2つを選択的にオンするときに、これによって前記データ線群に転送される所定数2aのデータのうちの所定数aの所期のデータを前記第2データレジスタ群中の所定数aの前記データレジスタに所定の順序で格納させる第2制御の2つの制御を繰り返す制御手段と、を備えることを特徴とする半導体記憶装置。

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-132076
  
• 特開平4-042490
  
• 特開平3-205689