半導体装置とその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：後藤洋介 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994224395
Publication number (International publication number)：1996088334
Application date： Sep. 20, 1994
Publication date： Apr. 02, 1996
Summary：

【要約】【目的】高集積DRAMに用いられる、高誘電率膜を容量膜として使用したキャパシタにおいて、キャパシタ間のカップリング容量を低減し、デバイスの歩留り低下、信頼性の劣化といった問題を排除する。【構成】キャパシタは蓄積電極106bと、これに積層した高誘電率膜108bと、対向電極113b(第1の対向電極109bと第2の対向電極110b)より構成される。隣接する蓄積電極106bは高誘電率膜108bより誘電率が例えば2桁程度小さい絶縁膜107bにより隔絶されている。このような構造のキャパシタを製造する際には、各々のキャパシタ用の高誘電率膜108bの上に第1の対向電極109bを配置した状態で、低誘電率の絶縁膜107bを埋め込むことにより、高誘電率膜108bにはダメージを与えない。

Claim (excerpt)：

主面をもつ半導体基板と、該半導体基板の主面上に形成された第1の絶縁膜と、該第1の絶縁膜上に互いに離隔して配置され、かつ前記半導体基板と接続するように形成された複数の第1の導電部材と、該複数の第1の導電部材上にそれぞれ積層された複数の高誘電率膜と、該複数の高誘電率膜上にそれぞれ積層された複数の第2の導電部材と、隣接する前記第1の導電部材、前記高誘電率膜、及び前記第2の導電部材の間を隔絶する、前記高誘電率膜の誘電率よりも非常に低い誘電率を有する第2の絶縁膜と、隣接する前記第2の導電部材間をその上面で接続する第3の導電部材とを有することを特徴とする半導体装置。

IPC (4)：

H01L 27/108 , H01L 21/8242 , H01L 27/04 , H01L 21/822

FI (3)：

H01L 27/10 651 , H01L 27/04 C , H01L 27/10 621 B

Patent cited by the Patent：

Cited by examiner (2)

特開平4-356958
半導体集積回路装置およびその製造方法
Gazette classification：公開公報 Application number：特願平6-137074 Applicant：株式会社日立製作所, 日立北海セミコンダクタ株式会社, 日立計測エンジニアリング株式会社, 日立超エル・エス・アイ・エンジニアリング株式会社

Return to Previous Page