Pat

J-GLOBAL ID：200903098414052830

半導体装置とその製造方法

Inventor： 三澤 秀樹
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993327642
Publication number (International publication number)：1995183409
Application date： Dec. 24, 1993
Publication date： Jul. 21, 1995
Summary：

【要約】【目的】フラッシュEEPROM等の半導体記憶装置の製造工程数を大幅に削減し、信頼性の高いフローティングゲートとコントロールゲート間絶縁膜及び高耐圧トランジスタのゲート絶縁膜を形成する。また、リーク電流が少なく信頼性の高い半導体記憶素子を駆動する為のMOS型トランジスタのゲート絶縁膜を提供しながら、前記MOS型トランジスタの駆動能力を向上させる。【構成】半導体記憶素子を駆動する為のMOS型トランジスタのゲート絶縁膜をフローティングゲートとコンロールゲート間絶縁膜と同じ積層膜により形成する。【効果】製造工程数については、フォト、エッチング、酸化工程をそれぞれ1工程ずつ削減することが可能となる。

Claim (excerpt)：

フローティングゲートとコントロールゲートとを有するMOS型トランジスタ構造をなし、前記フローティングゲートへの電荷の注入状態の如何によって、前記コントロールゲートの前記MOSトランジスタの特性の制御しきい値電圧が変化する半導体装置において、半導体記憶素子を駆動する為のMOS型トランジスタのゲート絶縁膜が、フローティングゲートとコントロールゲートと同-の積層膜により形成されていることを特徴としている半導体装置。

IPC (5)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115 ,  H01L 29/78

FI (3)：

H01L 29/78 371 ,  H01L 27/10 434 ,  H01L 29/78 301 G