Pat

J-GLOBAL ID：200903098444240160

半導体装置の製造方法

Inventor： 中島 靖志
Applicant, Patent owner： 日産自動車株式会社
Agent (1)： 三好 秀和 (外8名)
Gazette classification：公開公報
Application number (International application number)：1995093546
Publication number (International publication number)：1996288381
Application date： Apr. 19, 1995
Publication date： Nov. 01, 1996
Summary：

【要約】【目的】 本発明は、微細化に適した分離構造を簡略化された工程でかつ条件管理が容易なエッチングにより製造することを目的とする。【構成】 少なくともHBr,NF3 及びO2 の混合ガスを用いマスク開口部からエッチング部側壁にSiO2 膜14を形成しつつSi基板1をエッチングしてトレンチ13を形成する工程と、NF3 ガス又はこれにHeもしくはArを添加した混合ガスの何れかを用い、高周波電力印加により非平衡グロー放電が生じる範囲の圧力に保ってトレンチ13底部からSi基板1を等方的にエッチングし、所定領域5の下部をSi基板領域から空間分離する工程とを有することを特徴とする。

Claim (excerpt)：

シリコン基板の主面上に、当該シリコン基板の所定領域の周囲部に対応した部分に開口部が開けられたエッチングマスクを形成する工程と、少なくとも水素化臭素、三弗化窒素及び酸素の混合ガスを用いたリアクティブイオンエッチングにより前記開口部からエッチング部側壁にシリコン酸化膜を形成しつつ前記シリコン基板をエッチングしてトレンチを形成する工程と、三弗化窒素ガス又は三弗化窒素にヘリウムもしくはアルゴンを添加した混合ガスの何れかを用い、高周波電力印加により非平衡グロー放電が生じる範囲の圧力に保って前記トレンチ底部から前記シリコン基板を等方的にエッチングし、前記所定領域の下部を前記シリコン基板領域から空間分離する工程とを有することを特徴とする半導体装置の製造方法。

IPC (7)：

H01L 21/762 ,  G01P 9/04 ,  H01L 21/3065 ,  H01L 21/316 ,  H01L 21/764 ,  H01L 29/84 ,  G01C 19/56

FI (7)：

H01L 21/76 D ,  G01P 9/04 ,  H01L 21/316 X ,  H01L 29/84 A ,  G01C 19/56 ,  H01L 21/302 J ,  H01L 21/76 A