Pat

J-GLOBAL ID：200903098459462630

半導体部品の実装方法およびその装置

Inventor： 知久 孝
Applicant, Patent owner： 東京エレクトロン株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1995108708
Publication number (International publication number)：1996306764
Application date： May. 02, 1995
Publication date： Nov. 22, 1996
Summary：

【要約】【目的】実装精度および集積密度を向上でき、歩留まりの向上と信頼性を向上できる半導体部品の実装方法およびその装置を提供することにある。【構成】サブストレート6の実装面に対向してベアーチップ9のバンプ面を配置し、これら面の空間に位置合せ機構12を位置し、サブストレート6とベアーチップ9のバンプ面を相対的に昇降させてベアーチップ9をサブストレート6に実装する半導体部品の実装装置において、前記位置合せ機構12に前記ベアーチップ9に形成された少なくとも2つのバンプ間に光学系を移動させるためにパルスモータ38とボールネジ37とを備えた移動機構36を設けたことを特徴とする。

Claim (excerpt)：

ステージに搭載された被実装基板の実装面に対向して半導体部品のバンプ面を配置し、これら面の空間に位置合せ機構を位置し、被実装基板と半導体部品のバンプ面を相対的に昇降させて半導体部品を被実装基板に実装する方法において、前記半導体部品の複数のバンプに前記位置合せ機構の光学系を移動させ、それぞれバンプの位置画像を取込む第1の工程と、前記半導体部品のそれぞれのバンプ位置と前記被実装基板の電極の位置を比較して相互の位置ずれ量を求める第2の工程と、前記位置ずれ量に応じて前記ステージを移動させる第3の工程と、前記被実装基板と前記半導体部品のバンプ面を相対的に昇降させて半導体部品を被実装基板に実装する第4の工程とを具備したことを特徴とする半導体部品の実装方法。

IPC (2)：

H01L 21/68 ,  H01L 21/60 311

FI (2)：

H01L 21/68 G ,  H01L 21/60 311 S