Pat

J-GLOBAL ID：200903098623046830

半導体装置の製造方法

Inventor： 立山 智彦 ,  松島 俊幸
Applicant, Patent owner： シャープ株式会社
Agent (1)： 梅田 勝
Gazette classification：公開公報
Application number (International application number)：1997232231
Publication number (International publication number)：1999074174
Application date： Aug. 28, 1997
Publication date： Mar. 16, 1999
Summary：

【要約】【課題】 アライメント溝上の埋め込み金属膜上に凹部が一応は形成されるが、CMP法後には、結局平坦化されてしまい、凹部は消滅する。【解決手段】 シリコン基板1上に素子分離用の酸化膜パターン2を形成し、半導体素子を形成した後、層間絶縁膜3を堆積し、下地の酸化膜パターン2による層間絶縁膜3表面の緩やかな凸部を化学的機械研磨法にて除去し、平坦化する。次に、コンタクト開口部5形成のためのレジストマスク4を形成する。このとき、コンタクト開口部5の最小寸法よりも狭い幅を有する開口部をレジストに形成する。このレジストをマスクに、プラズマエッチングによりコンタクト開口部を形成するとき、マイクロローディング効果により、コンタクト開口部よりも狭い幅の開口部ではプラズマエッチングは進行せず、エッチングレートの低下により層間絶縁膜3に深さの浅い溝パターン6を形成しただけである。これが溝パターン6となる。

Claim (excerpt)：

半導体素子が形成された半導体基板上に層間絶縁膜を形成する第1工程と、該層間絶縁膜上にレジストを塗布し、上記半導体素子と配線とを電気的に接続するコンタクト開口部形成用の一又は複数の開口部と該開口部より狭い幅を有するアライメント用開口部形成用の開口部とを形成する第2工程と、該レジストをマスクとして、上記層間絶縁膜をエッチングすることで、上記コンタクト開口部及びアライメント用開口部を形成する第3工程と、上記コンタクト開口部内へのバリアメタル膜を形成すると同時に該アライメント用開口部を上記バリアメタル膜により中空にしつつ塞ぐ第4工程と、コンタクトプラグ材料を全面に堆積することにより、コンタクト開口部内にコンタクトプラグ材料を埋設する第5工程と、化学的機械研磨法にて上記コンタクトプラグ材料及び上記アライメント用開口部上のバリアメタル膜を除去し、コンタクトプラグを形成すると同時に、上記アライメント用開口部を再度露出させる第6工程と、配線材料を全面を堆積した後、フォトレジストを塗布し、上記アライメント用開口部によりフォトレジスト表面に生じる窪みをアライメントマークとして用い、配線形成用のフォトマスクのアライメントを行いパターニングする第7工程と、上記パターニングされたフォトレジストをマスクに配線を形成する第8工程とを有することを特徴とする、半導体装置の製造方法。

IPC (3)：

H01L 21/027 ,  H01L 21/304 321 ,  H01L 21/3205

FI (4)：

H01L 21/30 502 M ,  H01L 21/304 321 S ,  H01L 21/30 522 Z ,  H01L 21/88 B