半導体装置およびその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：深見久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991220277
Publication number (International publication number)：1993029347
Application date： Aug. 30, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】 (修正有)【目的】薄膜トランジスタの誘電体層内における電界集中を緩和し得るゲート構造を実現することである。【構成】薄膜トランジスタは、絶縁性基板あるいは絶縁層10の表面上に多結晶シリコンからなるゲート電極1を有する。ゲート電極の表面は誘電体層3aに覆われる。誘電体層3bの表面上には多結晶シリコン層8が形成され、この多結晶シリコン層8の中にソース・ドレイン領域が形成される。誘電体層はゲート電極1の表面を覆い、かつその上部表面が単一の平坦な面に形成されている。また、他の実施例では、誘電体層はゲート電極の側壁に位置する側壁絶縁層と、ゲート電極の表面および側壁絶縁層の表面を覆う絶縁層の2層構造を有している。

Claim (excerpt)：

絶縁層上に形成されたゲート電極と、前記ゲート電極の上部表面上において所定の膜厚となるように前記ゲート電極の上部表面および側部表面を覆い、かつ単一の平坦な表面を有する誘電体層と、前記誘電体層の表面上に形成された半導体層と、前記半導体層において前記ゲート電極の上部に位置する領域に形成されたチャネル領域と、該チャネル領域の両側に位置する領域に形成された1対の導電領域とを備えた、半導体装置。

IPC (3)：

H01L 21/336 , H01L 29/784 , H01L 27/12

FI (2)：

H01L 29/78 311 Y , H01L 29/78 311 G

Patent cited by the Patent：

Cited by examiner (2)

特開昭57-042167
特開昭63-262875

Return to Previous Page