Pat

J-GLOBAL ID：200903098638167374

半導体装置およびその製造方法

Inventor： 清田 久晴
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994266786
Publication number (International publication number)：1996130216
Application date： Oct. 31, 1994
Publication date： May. 21, 1996
Summary：

【要約】【目的】 SiOx 層間絶縁膜に対する密着性に優れ、低抵抗で、しかも極薄のゲート酸化膜の耐圧を良好に維持し得るゲート電極を備えたMOSトランジスタを提供する。【構成】 化学量論組成よりもSi含有量の高いWSix 膜(ただし、x≧2.8)をパターニングしてなるゲート電極4G の表層部に、SALICIDE法でTiSix 膜8G を形成する。上記WSix 膜は、WF6 のジクロロシラン還元CVD法、あるいはシラン還元CVD法とフッ素引き抜き処理との組み合わせにより成膜する。このWSix 膜に不純物を導入して、ゲート電極4G の仕事関数を制御しても良い。【効果】 従来のポリサイド膜あるいはポリシリコン/TiSix 積層体よりなるゲート電極に比べ、高速動作、高集積化に適するゲート電極が低コストで形成できる。

Claim (excerpt)：

少なくとも2種類の高融点金属シリサイド膜からなる積層膜がパターニングされてなる配線パターンを有する半導体装置。

IPC (6)：

H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/285 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78

FI (3)：

H01L 21/88 R ,  H01L 27/08 321 F ,  H01L 29/78 301 G

Patent cited by the Patent：

Cited by examiner (6)

• 特開昭61-251072
  
• 特開昭61-287227
  
• 特開平4-245642
  
• 特開平2-073669
  
• 特開平4-207034
  
• 特開昭57-149776