Pat

J-GLOBAL ID：200903098641905149

内部電流狭窄型半導体レーザ素子の製造方法

Inventor： 松原 邦雄
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1991182728
Publication number (International publication number)：1993029707
Application date： Jul. 24, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】【目的】内部電流狭窄型半導体レーザ素子を製造するに当たり、ウエハ劈開後のバー状態で素子の良否を判定する特性測定を、測定作業の効率よくしかも測定上の判断ミスなく行なうことができるようにする。【構成】内部電流狭窄型半導体レーザ素子を製造する過程において、電流狭窄層を形成した後、その表面上に素子を分離するSiO2 膜をレーザ光進行方向と平行にパターニングした後、第二のコンタクト層を選択的に成長させ、その表面に電極を蒸着することにより、エピタキシャル成長の段階で素子を分離しているので、ウエハ劈開後のバー状態で特性の測定を行なうとき、短時間にしかも個々の素子について特性の良否を誤って判断することがなくなり、測定時の歩留りと生産性を向上する。

Claim (excerpt)：

半導体基板の一主面上に少なくとも第1クラッド層,活性層,第2クラッド層,第3クラッド層,および第一のコンタクト層を順次形成し、前記第一のコンタクト層が前記第3クラッド層に形成されるメサ部上面と接触する領域のレーザ光進行方向と平行な両側面に、前記第2クラッド層とは逆導電型の電流狭窄層を埋め込み、この電流狭窄層は前記第2クラッド層の前記活性層と反対側の面で第二のコンタクト層と接触し、前記第一のコンタクト層と前記第二のコンタクト層が一体となる素子構造を前記基板上に多数形成する内部電流狭窄型半導体レーザ素子の製造方法であって、前記電流狭窄層を形成した後、その表面上に素子を分離するSiO2 膜をレーザ光進行方向と平行にパターニングする工程と、前記第二のコンタクト層を選択的に成長させる工程とを有することを特徴とする内部電流狭窄型半導体レーザ素子の製造方法。