Pat
J-GLOBAL ID:200903098662531184
白金薄膜の形成方法
Inventor:
Applicant, Patent owner:
Agent (1):
山川 政樹
Gazette classification:公開公報
Application number (International application number):1997285011
Publication number (International publication number):1998135419
Application date: Oct. 17, 1997
Publication date: May. 22, 1998
Summary:
【要約】【課題】 熱処理時に発生するヒロックによる電気的劣化現象を除去して素子の電気的特性を向上させるメモリ用Pt薄膜の形成方法を提供する。【解決の手段】 半導体基板上にPt金属層を形成したのち、そのPt金属層の表面に均一な粒子状の凹凸を形成する。その凹凸の形成は、金属層に外部原子を衝突させて熱処理する方法、エッチングガスを用いて金属層表面をエッチングする方法、金属層表面に反応層を形成させて熱処理する方法などがある。
Claim (excerpt):
高誘電膜を用いた半導体素子の白金薄膜形成方法において、半導体基板上に白金層を形成するステップと、前記白金層の表面に均一な粒子状の凹凸を形成するステップと、前記凹凸の形成された白金層の表面に高誘電膜を形成するステップとを備えることを特徴とする白金薄膜の形成方法。
IPC (8):
H01L 27/10 451
, H01L 27/04
, H01L 21/822
, H01L 27/108
, H01L 21/8242
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (4):
H01L 27/10 451
, H01L 27/04 C
, H01L 27/10 651
, H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (1)
-
半導体装置および半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平6-274826
Applicant:日本電気株式会社
Return to Previous Page