Pat
J-GLOBAL ID:200903098754062458

半導体装置およびその作製方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2000253571
Publication number (International publication number):2001144301
Application date: Aug. 24, 2000
Publication date: May. 25, 2001
Summary:
【要約】【課題】 高い開口率を得ながら十分な保持容量(Cs)を確保し、また同時に容量配線の負荷(画素書き込み電流)を時間的に分散させて実効的に低減する事により、高い表示品質をもつ液晶表示装置を提供する。【解決手段】 ゲート電極106と異なる層に走査線102を形成し、容量配線107が信号線109と平行になるよう配置する。各画素はそれぞれ独立した容量配線107に誘電体を介して接続されているため隣接画素の書き込み電流による容量配線電位の変動を回避でき、良好な表示画像を得る事ができる。
Claim (excerpt):
絶縁表面上に第1配線と、前記第1配線上に第1絶縁膜と、前記第1絶縁膜上に半導体膜と、前記半導体膜上に第2絶縁膜と、前記第2絶縁膜上に第2配線と、前記第1配線と接続するゲート電極と、前記第2配線及び前記ゲート電極上に第3絶縁膜と、前記第3絶縁膜上に前記半導体膜と接続する第3の配線とを有することを特徴とする半導体装置。
IPC (9):
H01L 29/786 ,  G02F 1/1343 ,  G02F 1/1345 ,  G02F 1/1368 ,  H01L 21/3205 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822 ,  H04N 5/66 102
FI (8):
G02F 1/1343 ,  G02F 1/1345 ,  H04N 5/66 102 A ,  H01L 29/78 612 C ,  G02F 1/136 500 ,  H01L 21/88 Z ,  H01L 21/90 W ,  H01L 27/04 C
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page