Pat

J-GLOBAL ID：200903098773829778

パターン形成方法、電子デバイス製造方法、及び電子デバイス

Inventor： 白石 直正
Applicant, Patent owner： 株式会社ニコン
Agent (3)： 前田 均 ,  西出 眞吾 ,  大倉 宏一郎
Gazette classification：公開公報
Application number (International application number)：2002381798
Publication number (International publication number)：2006156422
Application date： Dec. 27, 2002
Publication date： Jun. 15, 2006
Summary：

【課題】高精度な微細パターンを安定的に形成できるようにする。【解決手段】基板1上の被加工層4の表面に薄膜5を形成し、リソグラフィ工程(レジスト塗布、パターン露光、現像等)により薄膜5の表面に第1のパターン6を形成する。この第1のパターン6は被加工層4に最終的に形成すべき開口パターンにダミーパターンを付加した周期密集パターンであり、露光時にこれに最適な変形照明等の超解像技術を用いる。次に、第1のパターン6をマスクとして薄膜5をエッチングし、第1のパターン6を除去する。その後、薄膜5の表面にリソグラフィ工程により所望のパターンを包含する第2のパターン11を形成する。最後に、薄膜5と第2のパターン11とをマスクとして被加工層4をエッチングすることにより、被加工層4に所望のパターン16を形成する。【選択図】 図1

Claim (excerpt)：

基板上の被加工層に所望のパターンを形成するパターン形成方法であって、 前記被加工層より上層に第1の薄膜を形成する第1工程と、 前記第1の薄膜より上層に第1のフォトレジスト層を形成し、前記第1のフォトレジスト層に、前記所望のパターンに対応する第1パターン要素と該第1パターン要素の周囲に配置された複数の補助パターン要素とを備える第1のパターン、あるいは前記第1パターン要素を包含する大きさで形成される第2パターン要素を備える第2のパターンのいずれか一方のパターンを形成する第2工程と、 前記第1のフォトレジスト層に形成された前記いずれか一方のパターンを用いて、前記第1の薄膜に前記いずれか一方のパターンを形成する第3工程と、 前記第1の薄膜の上層に第2のフォトレジスト層を形成し、前記第2のフォトレジスト層に、前記第1のパターンあるいは前記第2のパターンのいずれか他方のパターンを形成する第4工程と、 前記第3工程で形成された前記いずれか一方のパターンと、前記第4工程で形成された前記いずれか他方のパターンとを用いて、前記被加工層に前記所望のパターンを形成する第5工程とを含むことを特徴とするパターン形成方法。

IPC (3)：

H01L 21/027 ,  H01L 21/306 ,  H01L 21/768

FI (4)：

H01L21/30 573 ,  H01L21/30 514A ,  H01L21/302 105A ,  H01L21/90 C

F-Term (39)：

5F004DA01 ,  5F004DA02 ,  5F004DB03 ,  5F004EA07 ,  5F004EA21 ,  5F004EB01 ,  5F004EB03 ,  5F033HH04 ,  5F033JJ08 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ01 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ58 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR13 ,  5F033RR14 ,  5F033RR15 ,  5F033RR23 ,  5F033SS11 ,  5F033TT08 ,  5F033VV06 ,  5F033XX01 ,  5F033XX34 ,  5F046AA11 ,  5F046CB17 ,  5F046NA01