Pat

J-GLOBAL ID：200903098841740799

半導体装置の製造方法

Inventor： 関 哲也
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992177899
Publication number (International publication number)：1994021020
Application date： Jul. 06, 1992
Publication date： Jan. 28, 1994
Summary：

【要約】【構成】シリコン・トレンチのコーナーのラウンド処理をトレンチ形成後、フォトレジスト塗布、レジストリフロー、レジストエッチング、Siエッチングの工程により行う。レジストリフローにより凸部のレジスト厚が薄くなることを利用し凸部を優先的にエッチングする事によりトレンチ凸部のコーナーがラウンド化される。【効果】耐圧劣化防止のために必要なラウンド処理量(CDロス)が従来のラウンド酸化法比べ少ないため、寸法誤差の低下により素子性能の均一化、また微細素子の作製が可能になる、またプロセスの低温化によりデバイスへの熱影響が少なくなるといった効果を有する。

Claim (excerpt)：

半導体基板にトレンチを形成する工程と、該トレンチ形成後の該半導体基板全面にフォトレジストを塗布し、該フォトレジストをリフローする工程と、該フォトレジストを該トレンチの上部の角が露出するまでエッチングする工程と、該トレンチの上部の角をエッチングする工程と、該フォトレジストを除去する工程とを少なくとも含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/302 ,  H01L 21/76 ,  H01L 27/04