半導体装置の作製方法

Inventor：
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1998174482
Publication number (International publication number)：2000012864
Application date： Jun. 22, 1998
Publication date： Jan. 14, 2000
Summary：

【要約】【課題】 SOI技術で形成された単結晶シリコン薄膜から応力に起因する準位や欠陥を除去するための方法を提供する。【解決手段】まずSmart-CutやELTRANといった代表的な貼り合わせSOI技術を用いて単結晶シリコン薄膜106を形成する。次に単結晶シリコン薄膜106をパターニングして島状シリコン層108とした後、ハロゲン元素を含む酸化性雰囲気中で熱酸化処理を行うことで、トラップ準位や欠陥の除去された島状シリコン層109を得る。

Claim (excerpt)：

主表面上に酸化シリコン膜を有する第1単結晶シリコン基板に対して主表面側から水素を添加し、水素添加層を形成する第1工程と、前記第1単結晶シリコン基板と支持体となる第2基板とを前記酸化シリコン膜を介して貼り合わせる第2工程と、第1熱処理により前記第1単結晶シリコン基板を分断する第3工程と、前記第3工程によって前記第2基板の上に残存した単結晶シリコン薄膜に対して第2熱処理を行う第4工程と、前記単結晶シリコン薄膜の主表面を平坦化する第5工程と、前記単結晶シリコン薄膜をパターニングして島状シリコン層を形成する第6工程と、前記島状シリコン層に対して熱酸化処理を行う第7工程と、を有することを特徴とする半導体装置の作製方法。

IPC (2)：

H01L 29/786 , H01L 21/336

FI (4)：

H01L 29/78 627 D , H01L 29/78 627 A , H01L 29/78 627 F , H01L 29/78 627 E

Patent cited by the Patent：

Cited by examiner (8)

張り合わせSOI基板、その作製方法及びそれに形成されたMOSトランジスター
Gazette classification：公開公報 Application number：特願平8-275905 Applicant：ソニー株式会社
特開平3-079035
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平8-101584 Applicant：松下電工株式会社

Show all

Return to Previous Page