Pat

J-GLOBAL ID：200903098858637541

光半導体装置

Inventor： 森川 武則
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996105600
Publication number (International publication number)：1997293893
Application date： Apr. 25, 1996
Publication date： Nov. 11, 1997
Summary：

【要約】【課題】超格子層を活性層とするプレーナ構造の光半導体素子の変換効率を向上し、かつノイズを低減したOEICを提供する。【解決手段】埋込酸化シリコン膜2の膜厚を約0.2μmに形成したSOI基板上にSi/SiGe超格子層8を活性層にもつ発光素子17を設ける。このとき波長1.3μmの光の反射率が最大となるため、上部から効率良く光を取り出すことができる。さらに、同一基板上に形成した受光素子18においても、入射した光がシリコン基板1側に逃げないため、光-電気変換効率が向上できる。また、発光素子の周辺部に、タングステン膜を埋設した遮光領域11を設けているため、発光素子からの光が妨げられて、受光素子へ影響を及ぼさないため、ノイズを低減することが可能となる。

Claim (excerpt)：

第1の半導体層、前記第1の半導体層と異なる屈折率を有する第1の絶縁層、高濃度第1導電型の第2の半導体層及び第1導電型の第3の半導体層の積層でなるSOI領域を含む半導体基板と、前記第3の半導体層の表面から前記第1の絶縁層に達する素子分離領域で区画される素子形成領域と、前記素子形成領域に前記第2の半導体層に達して設けられた溝と、前記溝の側面を覆う第2の絶縁層と、前記溝部に設けられた量子井戸層及び第2導電型コンタクト層を含む積層構造体と、前記素子形成領域の第3の半導体層から第2の半導体層に達する接続領域に接触する第1の電極と、前記第2導電型コンタクト層に接触する第2の電極と、前記溝の外側に前記第3の半導体層の表面から前記第1の絶縁層に達して設けられた遮光領域とを含む光半導体素子を有することを特徴とする光半導体装置。

IPC (3)：

H01L 31/12 ,  H01L 27/15 ,  H01S 3/18

FI (3)：

H01L 31/12 B ,  H01L 27/15 D ,  H01S 3/18