Pat

J-GLOBAL ID：200903098870044661

半導体装置の製造方法

Inventor： 鳥井 康司
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992266956
Publication number (International publication number)：1994120502
Application date： Oct. 06, 1992
Publication date： Apr. 28, 1994
Summary：

【要約】【目的】ボトムゲート型薄膜トランジスタに於けるしきい値電圧のばらつきを少くする。【構成】ボトムゲート型薄膜トランジスタを有する半導体装置の製造工程において、ゲート絶縁膜としての酸化シリコン膜を化学気相成長法により形成した後、チャネル領域となるシリコン薄膜を堆積する前に加熱した硫酸/過酸化水素水混合液中に浸す。この処理により、安定なシリコン/シリコン酸化膜界面を得ることができ、薄膜トランジスタのしきい値電圧のばらつきを抑えることができる。

Claim (excerpt)：

半導体基板上に絶縁膜を介してゲート電極を形成し、このゲート電極上に化学気相成長法によりゲート酸化膜となる酸化シリコン膜を形成し、この酸化シリコン膜上にチャネル領域となるシリコン薄膜を形成する半導体装置の製造方法において、前記シリコン薄膜を堆積する前に前記酸化シリコン膜を硝酸または硫酸/過酸化水素水混合液で処理することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 29/784 ,  H01L 21/205 ,  H01L 27/092 ,  H01L 27/11

FI (3)：

H01L 29/78 311 G ,  H01L 27/08 321 D ,  H01L 27/10 381