Pat

J-GLOBAL ID：200903098877533056

クラスタ・コンピュータ・システムにおけるアドレス変換

Inventor： グエンスナー,ラッセル・ダブリュー ,  ロビンズ,レナート
Applicant, Patent owner： ブル・エイチエヌ・インフォメーション・システムズ・インコーポレーテッド
Agent (1)： 社本 一夫 (外4名)
Gazette classification：公表公報
Application number (International application number)：1997514461
Publication number (International publication number)：1999512857
Application date： Oct. 04, 1996
Publication date： Nov. 02, 1999
Summary：

【要約】各々限られた内部空間記憶範囲に直接アドレス可能な複数のプロセッサの、大きな外部メモリ空間(例えば、大容量メモリ)との統合化を達成するために、プロセッサをクラスタに組織化し、各クラスタが複数のプロセッサと共通の二次キャッシュを有するようにする。各クラスタには2ビットのクラスタ番号を割り当てる。各プロセッサ内の一次キャッシュとクラスタ内の二次キャッシュとの間に、アドレス変換器を設け、内部メモリ空間アドレスと外部メモリ空間アドレスとの間の変換を行う。外部メモリ空間は、各クラスタに専用な領域と、全プロセッサによって共有される領域とに分割する。内部アドレス指示ビットを要求元プロセッサの一次キャッシュからのクラスタ番号と共に用いて、当該クラスタの専用外部空間または共有外部空間のいずれかへの変換を設定する。逆の外部-内部変換では、1対の指示ビットを用いて、内部アドレス、および外部アドレスが共有外部空間または指定されたクラスタの専用外部空間のいずれかを規定することのインディケータの生成を設定する。各プロセッサに割り当られたクラスタ・メンバ番号は、各クラスタの二次キャッシュによって用いられ、どのプロセッサが大容量メモリに対して情報の送信/受信を行うのかを追跡する。

Claim (excerpt)：

クラスタ・コンピュータ・システムであって: A)複数のクラスタであって、各前記クラスタは: 1)複数のプロセッサであって、各前記プロセッサは、プロセッサ・アドレス・フィールドによって直接アドレス可能なメモリ範囲に対して固有の制限を有し、前記プロセッサ・アドレス・フィールドが上位および下位セグメントに分割され、各前記プロセッサが: a)一次キャッシュ;および b)アドレス変換器;を含む、前記複数のプロセッサ;および 2)二次キャッシュ;から成る前記複数のクラスタと; B)各前記プロセッサが本来直接アドレス可能な前記範囲を超過する容量を有するメモリであって、前記メモリはメモリ・アドレス・フィールドによってアドレス可能であり、前記メモリ・アドレス・フィールドは前記プロセッサ・アドレス・フィールドを超過し、前記メモリ・アドレス・フィールドは上位および下位セグメントに分割されている前記メモリと; C)各前記クラスタに対してクラスタ番号を確立する手段と; D)前記複数のクラスタを、前記二次キャッシュを介して、前記メモリに結合する手段と;から成り、 E)各前記クラスタ内の各前記プロセッサ内の各前記アドレス変換器は、それ自体の前記プロセッサ内の前記一次キャッシュおよびそれ自体の前記クラスタ内の前記二次キャッシュの中間に結合され、前記アドレス変換器は、それ自体の前記プロセッサ内の前記一次キャッシュ内のプロセッサ・アドレス・フィールドおよびクラスタ番号情報に応答する、第1アドレス変換ロジックを含み、前記第1アドレス変換ロジックは、前記プロセッサ・アドレス・フィールドの前記上位セグメントにおける所定の指示ビットのデジタル状態に応答し、2通りのアドレス変換の一方を実行する手段を備えており、前記2通りのアドレス変換は: 1)前記所定の指示ビットが第1のデジタル値である場合: a)前記メモリ・アドレス・フィールドの前記上位セグメントの下位2ビットを第1の論理レベルに強制し; b)前記プロセッサ・アドレス・フィールドの前記上位セグメントの前記下位2ビットを、前記メモリ・アドレス・フィールドの前記上位セグメントの上位2ビットにコピーし; c)前記プロセッサ・アドレス・フィールドの前記低位セグメントの内容を、前記メモリ・アドレス・フィールドの前記低位セグメントにコピーすることにより; 前記クラスタ全てによってアドレス可能なメモリ領域を指定すること;および 2)前記所定の指示ビットが第2のデジタル値である場合; a)前記プロセッサ・アドレス・フィールドの前記上位セグメントの下位2ビットを、前記メモリ・アドレス・フィールドの前記上位セグメントの下位2ビットにコピーし; b)前記クラスタ番号を、前記メモリ・アドレス・フィールドの前記上位セグメントの上位2ビットにコピーし; c)前記プロセッサ・アドレス・フィールドの下位セグメントの内容を、前記メモリ・アドレス・フィールドの前記下位セグメントにコピーすることにより; 前記クラスタ番号によって識別されるクラスタによってのみアドレス可能なメモリ領域を指定すること;から成ることを特徴とするクラスタ・コンピュータ・システム。

IPC (4)：

G06F 12/02 570 ,  G06F 9/46 360 ,  G06F 12/06 530 ,  G06F 15/16 640

FI (4)：

G06F 12/02 570 K ,  G06F 9/46 360 C ,  G06F 12/06 530 A ,  G06F 15/16 640 A