Pat

J-GLOBAL ID：200903098942436098

半導体基板の製造方法

Inventor： 岸井 貞浩 ,  有本 由弘 ,  宮保 徹 ,  清川 義弘
Applicant, Patent owner： 富士通株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1992014280
Publication number (International publication number)：1993067598
Application date： Jan. 29, 1992
Publication date： Mar. 19, 1993
Summary：

【要約】【目的】本発明は、単体の半導体ウェーハの平坦性或いは支持基板に接合された厚さ数μm乃至それ以下の半導体層の厚さの均一性を更に向上することが可能な半導体基板の製造方法を提供することを目的とする。【構成】TTVが2〜4μmの不均一な厚さのシリコンウェーハ11の研磨面12及び裏面13に、保護膜として厚さ約1μmのウエット酸化膜14を形成した後、ウエット酸化膜14に覆われた研磨面12を定盤15の平坦面16に密着させ、シリコンウェーハ11の裏面13を回転砥石17により平面研削して、裏面13を平坦化する。その後、研磨面12上のウエット酸化膜14を除去する。

Claim (excerpt)：

半導体からなる平板の第1の面を鏡面研磨する工程と、鏡面研磨された前記平板の第1の面を覆う保護膜を形成する工程と、前記保護膜によって覆われた前記平板の第1の面を平坦面に密着させた状態で前記平板の第2の面を平面研削する工程と、前記平板の第1の面から前記保護膜を除去する工程とを含むことを特徴とする半導体基板の製造方法。