Pat

J-GLOBAL ID：200903098955189065

多層レジストのエッチング方法

Inventor： 小川 敏明
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992017808
Publication number (International publication number)：1993217883
Application date： Feb. 03, 1992
Publication date： Aug. 27, 1993
Summary：

【要約】【目的】 この発明は、下層レジストのサイドエッチングを防止することができるように改良された、多層レジストのエッチング方法を提供することを主要な特徴とする。【構成】 半導体基板1の上に下層レジスト2を形成する。下層レジスト2の上に、シリコン原子を含む中間層3を形成する。中間層3の上に、上層レジストパターン4を形成する。上層レジストパターン4をマスクにして、中間層3を選択的にエッチングし、それによって中間層のパターン3aを形成する。中間層のパターン3aをマスクにして、酸素と還元性ガスとからなる混合ガスを用いて、下層レジスト2を反応性イオンエッチングし、それによって下層レジストパターン2aを形成する。

Claim (excerpt)：

半導体基板の上に下層レジストを形成する工程と、前記下層レジストの上に、シリコン原子を含む中間層を形成する工程と、前記中間層の上に上層レジストを形成する工程と、前記上層レジストを所定の形状にパターニングする工程と、パターニングされた前記上層レジストをマスクにして、前記中間層を選択的にエッチングし、それによって前記中間層のパターンを形成する工程と、前記中間層のパターンをマスクにして、酸素と還元性ガスとからなる混合ガスを用いて、前記下層レジストを反応性イオンエッチングする工程と、を備えた、多層レジストのエッチング方法。

IPC (2)：

H01L 21/027 ,  H01L 21/302