Pat

J-GLOBAL ID：200903098967654812

非晶質シリコン薄膜トランジスタの製造法

Inventor： 長田 芳幸 ,  菅田 正夫 ,  畑中 勝則 ,  大久保 幸俊 ,  中桐 孝志
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 丸島 儀一
Gazette classification：公開公報
Application number (International application number)：1993185051
Publication number (International publication number)：1994163592
Application date： Mar. 27, 1980
Publication date： Jun. 10, 1994
Summary：

【要約】【目的】 VD-ID特性曲線に歪みのない好ましいトランジスタ特性を示す非晶質シリコン(a-Si)TFTの製造法を提供すること。【構成】 ゲート電極と電気的な絶縁層とが形成された非晶質シリコン薄膜トランジスタ形成用の基板を、減圧にし得る堆積室内に設置し、前記堆積室内を所定の真空度として、前記絶縁層上に水素化非晶質シリコンからなる半導体層を形成した後、該半導体層に電気的に接続するソース電極及びドレイン電極を形成して非晶質シリコン薄膜トランジスタを製造する非晶質シリコン薄膜トランジスタの製造方法であって、シリコン原子を含有するガスを水素ガスにより希釈して前記堆積室に導入し、該堆積室内にグロー放電を生起させて前記半導体層を形成することを特徴とする非晶質薄膜トランジスタの製造法。

Claim (excerpt)：

ゲート電極と電気的な絶縁層とが形成された非晶質シリコン薄膜トランジスタ形成用の基板を、減圧にし得る堆積室内に設置し、前記堆積室内を所定の真空度として、前記絶縁層上に水素化非晶質シリコンからなる半導体層を形成した後、該半導体層に電気的に接続するソース電極及びドレイン電極を形成して非晶質シリコン薄膜トランジスタを製造する非晶質シリコン薄膜トランジスタの製造方法であって、シリコン原子を含有するガスを水素ガスにより希釈して前記堆積室に導入し、該堆積室内にグロー放電を生起させて前記半導体層を形成することを特徴とする非晶質シリコン薄膜トランジスタの製造法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/205

Patent cited by the Patent：

Cited by examiner (2)

• 特公昭41-008172
  
• 特公昭40-016459