Pat

J-GLOBAL ID：200903098975218835

半導体装置の製造方法

Inventor： 稲葉 豊
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 宮田 金雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995312798
Publication number (International publication number)：1997153596
Application date： Nov. 30, 1995
Publication date： Jun. 10, 1997
Summary：

【要約】【課題】 近年、更なる素子の微細化に対して、単にスタックトキャパシタという構造だけではキャパシタ蓄積電荷量の確保が困難という問題点があった。【解決手段】 シリコン基板1上にスイッチングトランジスタを形成し、層間絶縁膜6を形成した後、層間絶縁膜6にスルーホール12を形成する。その後、シリコンウエハを静電気帯電させ、その静電気によって層間絶縁膜6上に10〜50nmの粒子13を付着させる。全面にポリシリコン膜8aを堆積し、ポリシリコン膜8a表面を凹凸状とする。【効果】 キャパシタの蓄積電荷量の増加が図れ、キャパシタの蓄積電荷量を十分に確保することのできるキャパシタの製造方法が得られる。

Claim (excerpt)：

半導体基板に静電気を帯電させる工程と、上記半導体基板上に上記静電気を利用して粒子を付着させる工程と、上記粒子を含む半導体基板上にポリシリコン膜を形成し、ポリシリコン膜表面に凹凸を形成する工程と、を備えた半導体装置の製造方法。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (3)：

H01L 27/10 621 Z ,  H01L 27/04 C ,  H01L 27/10 651