Pat

J-GLOBAL ID：200903098991918790

半導体記憶装置およびその製造方法

Inventor： 岡田 昌三 ,  小川 久 ,  松尾 直人 ,  中田 義朗 ,  薮 俊樹 ,  松本 晋
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 宮井 暎夫
Gazette classification：公開公報
Application number (International application number)：1992285874
Publication number (International publication number)：1993283647
Application date： Oct. 23, 1992
Publication date： Oct. 29, 1993
Summary：

【要約】【目的】 第1レベル配線層の下部領域とのコンタクト部での断線を防止し、フォトリソグラフィ時の段差上でのパターニングを容易にする。【構成】 ビット線の上部に設けたスタック型キャパシタのプレート電極9Aと周辺回路領域の第1レベル配線層9Bとを同一層に設け、第2レベル配線層12をプレート電極9Aおよび第1レベル配線層9Bに接続する。

Claim (excerpt)：

複数のトランジスタを有する半導体基板と、前記複数のトランジスタのうち一部のトランジスタに接続された複数のスタック型キャパシタと、前記複数のトランジスタのうち前記スタック型キャパシタと非接続のトランジスタに接続された複数の第1レベル配線層と、前記スタック型キャパシタおよび前記第1レベル配線層より上方に位置した複数の第2レベル配線層とを備えた半導体記憶装置であって、前記スタック型キャパシタは、ノード電極と、このノード電極上に形成された容量絶縁膜と、この容量絶縁膜上に形成されたプレート電極とからなり、前記プレート電極は前記複数の第2レベル配線層のうち一部の第2レベル配線層に接続され、前記複数の第1レベル配線層の少なくとも一部は前記複数の第2レベル配線層のうち前記プレート電極と非接続の第2レベル配線層に接続されており、前記第1レベル配線層が、前記ノード電極および前記プレート電極の少なくとも一方と同一の層で形成されたことを特徴とする半導体記憶装置。

IPC (2)：

H01L 27/108 ,  H01L 27/04

FI (2)：

H01L 27/10 325 P ,  H01L 27/10 325 C

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-147364
  
• 特開昭64-004059
  
• 特開昭56-046558