Pat

J-GLOBAL ID：200903099021920985

アクティブマトリクス基板

Inventor： 島田 尚幸 ,  伴 厚志 ,  平川 和子
Applicant, Patent owner： シャープ株式会社
Agent (1)： 山本 秀策
Gazette classification：公開公報
Application number (International application number)：1995014733
Publication number (International publication number)：1996201851
Application date： Jan. 31, 1995
Publication date： Aug. 09, 1996
Summary：

【要約】【目的】 ソース信号線及び絵素電極を構成する単層のITO膜16a,16bが、その下地導電層の結晶構造に起因して絵素TFT101のゲート電極11による段差部にて断線しやすくなるのを回避しつつ、絵素TFT101のソース電極101a,ドレイン電極101bを構成する導電層の結晶性の改善によりオン電流の増大を図る。【構成】 ITO薄膜16a,16bの下地となる、ソース電極101a,ドレイン電極101bを構成するn+シリコン層を、下層側の微結晶シリコン層15と上層側の非晶質シリコン層25からなる2層構造とした。

Claim (excerpt)：

基板本体上にマトリクス状に配置された絵素電極と、該各絵素電極に対応させて設けられた、薄膜トランジスタからなるスイッチング素子と、該スイッチング素子を制御するゲート信号線と、該ゲート信号線と交差するよう設けられ、該スイッチング素子を介して該絵素電極にデータ信号を供給するソース信号線とを備え、該薄膜トランジスタは、該基板本体上に形成され、ゲート電極となる第1の導電層と、該第1の導電層上に第1の絶縁層を介して設けられた、チャネル領域を含む半導体層と、該半導体層の所定領域上にn型の不純物をドープして形成され、ソース電極及びドレイン電極を構成するn型シリコン層と、該半導体層のチャネル領域上に形成され、該チャネル領域を保護する第2の絶縁層とを有し、該ソース信号線及び絵素電極の両方あるいはその一方を構成する第2の導電層は、該第1の絶縁層及び該n型シリコン層上にこれらにまたがるよう形成されており、該n型シリコン層は、上層側の非晶質半導体層と下層側の微結晶半導体層とからなる2層構造となっているアクティブマトリクス基板。

IPC (4)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/786 ,  H01L 21/336

FI (2)：

H01L 29/78 612 Z ,  H01L 29/78 616 U