Pat
J-GLOBAL ID：200903099198373682
半導体記憶装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
野河 信太郎
Gazette classification：公開公報
Application number (International application number)：1992115579
Publication number (International publication number)：1993315573
Application date： May. 08, 1992
Publication date： Nov. 26, 1993
Summary：
【要約】【構成】 半導体基板上に不純物拡散領域、トランジスタ、ビット線、ワード線が配設され、一方の前記不純物拡散領域と接続された蓄積ノード電極を有するセルと、一方の前記不純物拡散領域と接続された蓄積ノード電極上に絶縁膜を介してプレート電極が形成されたセルを混在してなるMROM領域と半導体基板上に不純物拡散領域、トランジスタ、ビット線、ワード線が配設され、一方の前記不純物拡散領域と接続された蓄積ノード電極上に絶縁膜を介してプレート電極が配設されたセルのみからなるDRAM領域とが同一チップ上に形成された半導体記憶装置。【効果】 マスク段階の選択で、その領域をMROM領域にするかDRAM領域にするかを決定することができる。
Claim (excerpt)：
半導体基板上に不純物拡散領域、トランジスタ、ビット線、ワード線が配設され、一方の前記不純物拡散領域と接続された蓄積ノード電極を有するセルと、一方の前記不純物拡散領域と接続された蓄積ノード電極上に絶縁膜を介してプレート電極が形成されたセルを混在してなるMROM領域と半導体基板上に不純物拡散領域、トランジスタ、ビット線、ワード線が配設され、一方の前記不純物拡散領域と接続された蓄積ノード電極上に絶縁膜を介してプレート電極が配設されたセルのみからなるDRAM領域とが同一チップ上に形成されたことを特徴とする半導体記憶装置。
IPC (2)：
H01L 27/112
, H01L 27/10 471
