Pat

J-GLOBAL ID：200903099259284939

半導体装置

Inventor： ジョン・ティ・フィッチ ,  カルロス・エイ・マズーア ,  キース・イー・ウィテック
Applicant, Patent owner： モトローラ・インコーポレイテッド
Agent (1)： 池内 義明
Gazette classification：公開公報
Application number (International application number)：1993063095
Publication number (International publication number)：1994013623
Application date： Feb. 26, 1993
Publication date： Jan. 21, 1994
Summary：

【要約】【目的】 より小さな表面積で、改善された短チャネル作用、チャネル長変動、かつリーケージ電流を有する縦型トランジスタ論理および回路を実現する。【構成】 1つのトランジスタ(10)は基板(12)および拡散(14)を有する。ゲート導電層(18)は該基板上に横たわりかつ該基板を露出する開口により形成される側壁を有する。導電層(18)の側壁に横方向に隣接して形成される側壁誘電体層(22)は前記トランジスタのゲート電極として機能する。前記開口内に形成される導電領域は前記側壁誘電体層(22)に横方向に隣接したチャネル領域(30)および第1の電流電極領域(28)と第2の制御電極領域(34)を有する。このようなトランジスタ(10)を複数個縦に積層してNMOSまたはPMOS NAND、NOR、反転ゲートおよび/またはCMOSNAND、NOR、反転ゲートのような複数入力の論理ゲートを形成できる。

Claim (excerpt)：

半導体装置(11)であって、1つの面を有する基板(12)、前記基板(12)の前記面の上に少なくとも部分的に横たわる第1のトランジスタ(19,28,32)であって、該第1のトランジスタ(19,28,32)は第1の電流電極(28)、該第1の電極(28)の上に横たわる第2の電流電極(32)、前記第1および第2の電流電極(28,32)の間のチャネル領域(30)、および該チャネル領域に隣接する少なくとも1つのゲート電極(19)を有する第1のトランジスタ、前記第1のトランジスタ(19,28,32)の上に横たわる第2のトランジスタ(40,50,54)であって、該第2のトランジスタ(40,50,54)は第1の電流電極(50)、該第1の電流電極(50)の上に横たわる第2の電流電極(54)、前記第1および第2の電流電極(50,54)の間のチャネル領域(52)、および該チャネル領域(52)に隣接する少なくとも1つのゲート電極(40)を有する第2のトランジスタ、そして前記第2のトランジスタ(40,50,54)の前記第1の電流電極(50)を前記第1のトランジスタ(19,28,32)の前記第2の電流電極(32)に結合する導電材料(25,36)、を具備することを特徴とする半導体装置(11)。

IPC (4)：

H01L 29/784 ,  H01L 27/00 301 ,  H01L 27/092 ,  H01L 21/336

FI (4)：

H01L 29/78 321 X ,  H01L 27/08 321 G ,  H01L 29/78 311 X ,  H01L 29/78 321 Y

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭62-118562
  
• 特開昭58-116770