Pat
J-GLOBAL ID：200903099263125284
発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
工藤 宣幸 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993091179
Publication number (International publication number)：1994303133
Application date： Apr. 19, 1993
Publication date： Oct. 28, 1994
Summary：
【要約】【目的】 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路において、小形で入力データに対する追随性を向上し、集積回路化に適するようにする。【構成】 電圧制御発振回路4の出力を周波数電圧変換回路1に入力し、周波数電圧変換回路1の出力と基準となる電圧の差電圧を電圧制御発振回路4の制御電圧入力に印加するようにしたことにより、集積回路において、発振回路の周波数精度を容易に向上することができ、電圧制御発振回路の集積回路化が困難及び調整が必要であるという欠点を除去でき、また位相同期ループ回路およびクロック抽出回路において部品形状が大きくなったり、入力信号が印化されてから抽出クロックが出力され始めるまでの時間が長いという欠点が除去し得る。
Claim (excerpt)：
自走発振手段を有して発振信号を出力する発振回路において、制御信号によって出力の周波数が制御される発振器と、上記発振器の出力又は当該発振器の出力が分周された信号を入力とする第1の周波数電圧変換器と、基準周波数信号又は当該基準周波数信号が分周された信号を入力とする第2の周波数電圧変換器と、上記第1の周波数電圧変換器の出力及び上記第2の周波数電圧変換器の出力を入力とし、当該第1及び第2の周波数電圧変換器の出力の差を出力する減算器とを具え、上記減算器の出力又は当該減算器の出力を増幅した信号を上記発振器に入力し、上記発振器の出力の周波数を上記基準周波数信号の周波数によって制御するようにしたことを特徴とする発振回路。
IPC (2)：
FI (2)：
Return to Previous Page
