Pat

J-GLOBAL ID：200903099274619157

電界効果型トランジスタ

Inventor： 柴崎 一郎 ,  永瀬 和宏
Applicant, Patent owner： 旭化成工業株式会社
Agent (1)： 谷 義一
Gazette classification：公開公報
Application number (International application number)：1992071231
Publication number (International publication number)：1993090301
Application date： Mar. 27, 1992
Publication date： Apr. 09, 1993
Summary：

【要約】【構成】 InAsと異なる格子定数を有する半導体基板(1) 上に、バッファ層として機能する第1の化合物半導体層(2) と、電子走行層として機能するInAs層(3)と、電子供給層または障壁層として機能する第2の化合物半導体層(4) とを順次積層した構成の電界効果型トランジスタ。第1の化合物半導体層(2) は、InAsと実質的に格子整合し、それよりバンドギャップの大きい、AlGaAsSb,AlGaPSb, AlInAsSb 、またはAlInPSb の中から選択して形成した。【効果】 素子の構成が単純になる。InAs層(3) と格子定数の異なる基板(1) 上で、優れた高周波特性を有するFET を実現できる。

Claim (excerpt)：

InAsと異なる格子定数を有する基板と、該基板表面上に配置され、InAsと実質的に格子整合し、かつAlx1Ga1-x1Asy1Sb1-y1,{0.21≦x1≦1.0 , 0.02≦y1≦0.22} 、Alx2In1-x2Asy2Sb1-y2,{0.34≦x2≦1.0 , 0.09≦y2≦0.79} 、Alx3In1-x3Py3Sb1-3y ,{0.07≦x3≦1.0 , 0.06≦y3≦0.72} 、およびAlx4Ga1-x4Py4Sb1-y4 ,{0.13≦x4≦1.0 , 0.01≦y4≦0.18} 、により定められる組成を有する薄膜の中から選ばれた少なくとも一層の膜で形成された第1の化合物半導体層と、該第1の化合物半導体層の上に配置されたInAs層と、該InAs層の上に配置され、該InAs層のInAsに実質的に格子整合し、該InAsに比して大きなバンドギャップを有する第2の化合物半導体層と、前記InAs層にオーミック接触する少なくとも一対のオーミック電極と、該一対のオーミック電極間にあって前記第2の化合物半導体の上に配置され、前記InAs層内の電流を制御するための少なくとも一つのゲート電極とを有することを特徴とする電界効果型トランジスタ。

IPC (2)：

H01L 21/338 ,  H01L 29/812

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-250635
  
• 特開昭61-275611
  
• 特開平3-256336