Pat

J-GLOBAL ID：200903099324700090

半導体レーザの製造方法

Inventor： 有元 洋志
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 清水 守 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992172210
Publication number (International publication number)：1994021565
Application date： Jun. 30, 1992
Publication date： Jan. 28, 1994
Summary：

【要約】 (修正有)【目的】 メサ底面にエッチングストップ層を有し、エッチング面内でばらつきが小さく、かつエッチング制御が容易な埋込み型半導体レーザの製造方法を提供する。【構成】 n-InP基板11上にn-InPバッファ層12を形成した上に、n-InGaAsPエッチングストップ層13を形成する。その上にエピタキシャル成長により第1のn-InPクラッド層14,p-InGaAsP活性層15、第2のp-InPクラッド層16を順次形成し、その上にエッチングマスク17を形成する。次いで第1腐食液により第2のクラッド層16を除去し、前記マスク17及び残った第2のクラッド層16をマスクとして、第2腐食液により前記活性層15を除去し、残った活性層15をマスクとして第1腐食液により第1のクラッド層14を、エッチングストップ層13までエッチングしてメサ構造を形成する。

Claim (excerpt)：

埋め込み型半導体レーザの製造方法において、(a)半導体基板上にバッファ層を形成する工程と、(b)該バッファ層上にエッチングストップ層を形成する工程と、(c)該エッチングストップ層上にエピタキシャル成長により第1のクラッド層を形成する工程と、(d)該第1のクラッド層上に活性層を形成する工程と、(e)該活性層上にエピタキシャル成長により第2のクラッド層を形成する工程と、(f)該第2のクラッド層上にエッチングマスクを形成する工程と、(g)該エッチングマスクを用いて第1のエッチャントにより前記第2のクラッド層を除去する工程と、(h)前記エッチングマスク及び残った第2のクラッド層をマスクとして第2のエッチャントにより前記活性層を除去する工程と、(i)残った活性層をマスクとして前記エッチングストップ層まで第1のエッチャントにより前記第1のクラッド層をエッチングし、メサ構造を形成する工程と、(j)前記エッチングマスクの両側にエピタキシャル成長により電流ブロック層を形成する工程と、(k)前記エッチングマスクを除去後、エピタキシャル成長により、InP層及びコンタクト層を形成する工程とを施す半導体レーザの製造方法。