Pat

J-GLOBAL ID：200903099384907778

デ-タの表示方法

Inventor： 佐藤 哲雄 ,  佐久間 康彰 ,  鈴木 一良 ,  加藤 忠喜 ,  二川 正康 ,  竹原 誠 ,  太田 孝徳
Applicant, Patent owner： 株式会社日立製作所 ,  日立プロセスコンピュータエンジニアリング株式会社
Agent (1)： 高橋 明夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994006701
Publication number (International publication number)：1995209026
Application date： Jan. 26, 1994
Publication date： Aug. 11, 1995
Summary：

【要約】【目的】 システムの異常を明確に顕示できるデ-タの表示装置を提供する。【構成】 デ-タ収集機構11が収集するシステムデ-タの正常/異常を、演算機構13の判断部17により判断し、正常デ-タは最新表示デ-タエリア22に格納後、展開部18により表示デ-タに変換して表示メモリ15に格納して表示機構16に表示する。また、演算機構13は、上記正常デ-タに色、濃度、模様等の表示上の特徴を与えて最新有効表示デ-タエリア21に移し、これをデ-タ異常(欠損値”0”)の代わりに表示する。また、デ-タの連続欠損時には、各デ-タ欠損値を色、濃度差、模様等により相互に区分して表示したり、デ-タ欠損の発生時間を併記したり、あるいは、それ迄のデ-タ欠損発生の経緯等をグラフにより表示する。

Claim (excerpt)：

デ-タ取得機構により取得したデ-タをメモリに格納し、このデ-タを演算機構によりグラフデ-タに変換して表示するデ-タの表示方法において、デ-タ取得機構の上記デ-タ収集が欠損した場合には、演算機構はこれをデ-タの欠損値として扱い、この欠損値を表示機構の表示画面上に明示して表示するようにしたことを特徴とするデ-タの表示方法。

IPC (2)：

G01D 7/00 ,  G01D 7/00 301