Pat
J-GLOBAL ID:200903099408308501
半導体装置の製造方法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
佐藤 一雄 (外3名)
Gazette classification:公開公報
Application number (International application number):1993006090
Publication number (International publication number):1994216237
Application date: Jan. 18, 1993
Publication date: Aug. 05, 1994
Summary:
【要約】【目的】 荷電粒子を用いたプロセスにおいて発生する極薄い絶縁膜の静電破壊を防止できる半導体装置の製造方法を提供する。【構成】 基板(36)に多数のデバイスチップを製造する半導体装置の製造方法において、多数のデバイスチップが形成される領域(32、33)を複数の領域に分けこれらの隣接する領域の間を電気的に分断する絶縁体(35)を形成する領域分断工程を備えることを特徴とする。
Claim (excerpt):
基板に多数のデバイスチップを製造する半導体装置の製造方法において、前記多数のデバイスチップが形成される領域を複数の領域に分けこれらの隣接する領域の間を電気的に分断する絶縁体を形成する領域分断工程を備えることを特徴とする半導体装置の製造方法。
IPC (2):
Patent cited by the Patent:
Cited by examiner (10)
-
特開平2-052451
-
特開平2-278722
-
特開平1-278017
-
特開昭63-237567
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平4-065768
Applicant:宮崎沖電気株式会社, 沖電気工業株式会社
-
特開平4-162451
-
特開昭61-082435
-
特開昭52-040978
-
特開昭63-205916
-
特開平4-236423
Show all
Return to Previous Page