Pat

J-GLOBAL ID：200903099416194990

デジタル・アナログ変換器用の利得安定化回路

Inventor： 曾布川 慎吾 ,  小室 貴紀
Applicant, Patent owner： 株式会社エヌエフ回路設計ブロック ,  アジレント・テクノロジー株式会社
Agent (3)： 奥山 尚一 ,  有原 幸一 ,  松島 鉄男
Gazette classification：公開公報
Application number (International application number)：2003019876
Publication number (International publication number)：2004235796
Application date： Jan. 29, 2003
Publication date： Aug. 19, 2004
Summary：

【課題】デジタル・アナログ変換器の利得安定度を安価に向上させる。【解決手段】少なくとも1組の相補出力と少なくとも1つの基準入力とを備えたデジタル・アナログ変換器10用の利得安定化回路であって、デジタル・アナログ変換器10の前記少なくとも1組の相補出力にそれぞれ結合され、デジタル・アナログ変換器10の出力信号を検出して出力する加算器14と、加算器14から出力された信号と外部基準電圧とを入力し、加算器14から出力された信号と該外部基準電圧とを比較して、当該信号の差分に対応する信号を出力する誤差検出器16とを含んでなり、誤差検出器16から出力される該差分に対応する信号を、デジタル・アナログ変換器10の前記基準入力へとフィードバックすることを特徴とする回路と、この回路を適用したデジタル・アナログ変換器とを提供する。【選択図】 図1

Claim (excerpt)：

基準入力と相補出力対とを備え、該基準入力への入力信号に応じて該相補出力対に相補出力信号対を出力するデジタル・アナログ変換器用の利得安定化回路であって、 前記相補出力対に結合される第1および第2の入力と、外部基準信号を入力する第3の入力と、該第1および第2の入力が受信する信号の和に関連する信号と前記外部基準信号との差分に関連する信号を前記基準入力に供給するための出力とを含んでなる回路。

IPC (1)：

H03M1/70

FI (1)：

H03M1/70

F-Term (7)：

5J022AB01 ,  5J022BA08 ,  5J022CA07 ,  5J022CB06 ,  5J022CC02 ,  5J022CF02 ,  5J022CF03