Pat

J-GLOBAL ID：200903099517908454

フィルタ回路

Inventor： 平林 崇之
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001283791
Publication number (International publication number)：2003092501
Application date： Sep. 18, 2001
Publication date： Mar. 28, 2003
Summary：

【要約】【課題】 小型薄型化を図りながら所望のフィルタ特性が高精度に得られかつ生産性の向上を図る。【解決手段】 主面にグランドパターン11.16が形成された上下一対の誘電絶縁層2,3間に、層間接続ビア12を介して一端をグランドパターン11と接続されかつ他端を開放された容量結合型共振器導体パターン6,7を有する内部配線層4が形成されてなる。共振器導体パターン6,7の開放端側の周囲に位置して互いに電気的に分離された複数個の容量負荷パターン8〜10を形成し、誘電絶縁層5上にグランドパターン16と電気的に分離されるとともに各容量負荷パターン8〜10に対応して形成され層間接続ビア24〜26を介して電気的に接続されかつグランドパターン16と選択的に接続される容量負荷調整パターン17〜19を形成してなる。

Claim (excerpt)：

それぞれグランドパターンが形成された上下一対の誘電絶縁層間に、層間接続ビアを介して一端側を上記グランドパターンと接続されるとともに他端側を開放された容量結合型導体パターンを有する内部配線層を形成してなるフィルタ回路において、上記内部配線層に、上記導体パターンの開放端側の周囲に位置して互いに電気的に分離された複数個の容量負荷パターンを形成し、上記一方の誘電絶縁層上に、上記グランドパターンと電気的に分離されるとともに上記各容量負荷パターンに対応してそれぞれ形成され層間接続ビアを介して電気的に接続された複数個の容量負荷調整パターンを形成してなり、上記一方の誘電絶縁層上において、上記各容量負荷パターンと上記グランドパターンとを選択的に接続して同電位とすることによって上記各導体パターンに対する負荷容量が調整されることを特徴とするフィルタ回路。

IPC (2)：

H01P 1/203 ,  H01P 1/205

FI (2)：

H01P 1/203 ,  H01P 1/205 J

F-Term (7)：

5J006HB04 ,  5J006HB05 ,  5J006HB22 ,  5J006JA01 ,  5J006LA11 ,  5J006MA07 ,  5J006NA03