Pat
J-GLOBAL ID:200903099528191470

リードフレームおよびそれを用いた半導体集積回路装置

Inventor:
Applicant, Patent owner:
Agent (1): 筒井 大和
Gazette classification:公開公報
Application number (International application number):1998185261
Publication number (International publication number):1998326859
Application date: Mar. 25, 1993
Publication date: Dec. 08, 1998
Summary:
【要約】【課題】 LSIパッケージのリフロー・クラック耐性を向上させる。また、少量多品種LSIパッケージの製造に好適なリードフレームを提供する。【解決手段】 ダイパッド3の外形寸法をその上に搭載する半導体チップ2の外形寸法よりも小さくすることにより、半導体チップ2と樹脂との接着面積を大きくした。また、半導体チップ2の外形寸法に応じてリード5の先端を適宜の長さに切断することにより、外形寸法の異なる各種半導体チップ2をダイパッド3上に搭載可能とした。
Claim (excerpt):
所定の大きさを有する半導体チップを搭載するためのチップ搭載部と、前記チップ搭載部を支持する吊りリード部と、前記チップ搭載部の周囲を取り囲むように配置されたインナーリード部および前記インナーリード部に接続され、かつ前記インナーリード部から外方に向かって延在するアウターリード部からなる複数のリードとを備え、前記チップ搭載部の外形寸法は、前記搭載されるべき半導体チップの外形寸法よりも小さいことを特徴とするリードフレーム。
FI (3):
H01L 23/50 U ,  H01L 23/50 B ,  H01L 23/50 Q
Patent cited by the Patent:
Cited by examiner (40)
  • 特開平3-175663
  • 特開平3-175663
  • 特開昭58-066346
Show all

Return to Previous Page