Pat
J-GLOBAL ID:200903099531691840

メモリ素子の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 山川 政樹
Gazette classification:公開公報
Application number (International application number):1994244949
Publication number (International publication number):1995297298
Application date: Sep. 14, 1994
Publication date: Nov. 10, 1995
Summary:
【要約】【目的】 周辺領域の性能とセル領域の信頼性を向上させる事が出来るMOSトランジスタの製造方法を提供すること。【構成】 セル領域にのみ酸化促進剤イオン注入するが、逆に周辺領域に酸化抑制剤をイオン注入して、セル領域と周辺領域とのゲート酸化膜の厚さを変える。
Claim (excerpt):
第1導電型の半導体基板上にフィールド酸化膜を形成して、周辺領域とセル領域を限定するステップと、一回の酸化工程で周辺領域とセル領域に該当する基板上に互いに異なる厚さのゲート酸化膜を形成するステップと、周辺領域とセル領域のゲート酸化膜上にゲートを形成するステップと、ゲートをマスクとして該当する基板に不純物をイオン注入して周辺領域の高濃度ソース/ドレーン領域と、セル領域の高濃度ソース/ドレーン領域を形成し、周辺領域のMOSトランジスタとセル領域のMOSトランジスタを形成するステップと、を含むことを特徴とするメモリ素子の製造方法。
IPC (3):
H01L 21/8242 ,  H01L 27/108 ,  H01L 29/78
FI (2):
H01L 27/10 325 R ,  H01L 29/78 301 G
Patent cited by the Patent:
Cited by examiner (3)
  • 特開昭63-205944
  • 特開平4-206774
  • 特開平4-165670

Return to Previous Page