Pat

J-GLOBAL ID：200903099533336371

パターンマッチング方法

Inventor： 大窪 和生 ,  手操 弘典 ,  伊藤 昭夫
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1992242201
Publication number (International publication number)：1994096214
Application date： Sep. 10, 1992
Publication date： Apr. 08, 1994
Summary：

【要約】【目的】 本発明は半導体装置における形成された回路パターンのマスクパターンと実際の検出パターンのマッチングを行うパターンマッチング方法に関し、正確にパターンマッチングを行うことを目的とする。【構成】 マスクパターンにおける配線の線幅を配線幅補正部25により拡縮すると共に、エッジ消失・融合補正部26により近接配線処理及びエッジ重み付け処理を行い第1のエッジ像28を得る。そして、検出パターンから得られる第2のエッジ像23と、該第1のエッジ像28とを相関度評価手段37における相関処理によりマッチングを行う。

Claim (excerpt)：

チップ上の配線パターンに形成するマスクパターンと、該チップ上に形成された該配線パターンの検出パターンとを相関処理によりマッチングを行うパターンマッチング方法において、前記マスクパターンにおける前記チップの同一配線層に形成される配線に、同一の線幅の拡縮量を与える工程と、該マスクパターンにおける該チップの同一配線層に形成される配線に、各パターンを検出して得られる各パターン間の距離から近接配線処理を行うと共に、該配線間の距離の関数としてのエッジ重み付け処理を行い、第1のエッジ像を得る工程と、前記検出パターンよりエッジ検出して第2のエッジ像を得る工程と、該第1のエッジ像と該第2のエッジ像を前記相関処理によりマッチングを行う工程と、を含むことを特徴とするパターンマッチング方法。

IPC (5)：

G06F 15/70 455 ,  G01N 21/88 ,  G06F 15/62 405 ,  H01L 21/66 ,  H01L 21/68