Pat

J-GLOBAL ID：200903099557468767

半導体装置の製造方法

Inventor： 薄 敏彦 ,  岩佐 誠一 ,  石本 康実
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993278152
Publication number (International publication number)：1995130741
Application date： Nov. 08, 1993
Publication date： May. 19, 1995
Summary：

【要約】【目的】 段差のある下地膜上に配線層を形成する際に、ハレ-ションを生じることなくマスクパタ-ンを形成し配線層を良好に形成することである。【構成】 半導体基板11上には酸化膜12とポリシリコン配線層13と絶縁膜14とが形成されている。このように段差のある絶縁膜14上に導電層15を堆積させた後、導電層15の表面にサンドブラスト加工を施して、細かな凹凸を設ける。その後、導電層15上にレジスト膜16を形成する。所望のパタ-ンが形成されたマスクを介して露光を行い、現像処理をしてレジストパタ-ン16aを形成して、配線層15aを形成する。

Claim (excerpt)：

半導体基板上に形成された段差を有する絶縁膜上に配線層を形成する半導体装置の製造方法において、上記絶縁膜上に表面に細かな凹凸を有する導電層を形成する工程と、上記導電層上にレジスト膜を形成する工程と、上記レジスト膜をパタ-ニングしてレジストパタ-ンを形成する工程と、上記レジストパタ-ンをマスクに用いて上記導電層をエッチングして上記配線層を形成する工程とを具備することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/027

FI (4)：

H01L 21/88 B ,  H01L 21/30 570 ,  H01L 21/30 578 ,  H01L 21/88 H