Pat

J-GLOBAL ID：200903099640634199

MIS型半導体装置およびその製造方法

Inventor： 松崎 一夫
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1995052236
Publication number (International publication number)：1996250721
Application date： Mar. 13, 1995
Publication date： Sep. 27, 1996
Summary：

【要約】【目的】金属-絶縁膜-半導体構造のゲートを有するMIS型半導体装置において、半導体-ゲート絶縁膜-ゲート電極間の界面の清浄化およびゲート電極の低抵抗化により、ゲート特性の安定化および高速化を図る。【構成】半導体基板の内部に埋め込み絶縁膜を形成し、その埋め込み絶縁膜をゲート絶縁膜、絶縁膜上の単結晶半導体基板部分をゲート電極とする。埋め込み絶縁膜の形成方法としては、例えばシリコン基板に酸素を150keVで1×1017cm-2イオン注入し1300°Cの熱処理をしてシリコン基板内部に酸化膜を形成する。絶縁膜上の半導体基板部分は単結晶なので不純物の高濃度ドープが可能であり、低抵抗化できる。

Claim (excerpt)：

金属-絶縁膜-半導体からなる絶縁ゲート構造を有するMIS型半導体装置において、第一導電型単結晶半導体基板の内部に形成された埋め込み絶縁膜からなるゲート絶縁膜と、その埋め込み絶縁膜の上部の単結晶半導体基板部分から加工してなるゲート電極とを有することを特徴とするMIS型半導体装置。

IPC (4)：

H01L 29/78 ,  H01L 21/265 ,  H01L 21/336 ,  H01L 21/76

FI (5)：

H01L 29/78 301 G ,  H01L 21/265 J ,  H01L 29/78 301 P ,  H01L 29/78 653 D ,  H01L 21/76 R

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭51-118383
  
• 特開昭56-137676
  
• 特開昭59-198765