Pat

J-GLOBAL ID：200903099702740136

半導体装置およびその製造方法

Inventor： 新津 陽一郎
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993351053
Publication number (International publication number)：1995202178
Application date： Dec. 28, 1993
Publication date： Aug. 04, 1995
Summary：

【要約】【目的】本発明は、低消費電力用LSIを実現するMOS型トランジスタおよびその製造方法において、基板の不純物濃度が低濃度であっても、所定のしきい値電圧を維持できるようにすることを最も主要な特徴とする。【構成】たとえば、シリコン基板11上に、約70nm厚のゲート絶縁膜12を形成する。そして、その上に、50nm厚の多結晶シリコン膜13aを化学蒸着法により堆積した後、プラズマエッチングによりゲート電極13を形成する。また、多結晶シリコン膜13aの上に、低圧化学蒸着法により0.3μm厚程度の多結晶シリコン-ゲルマニウム膜13bを選択的にエピタキシャル成長させる。こうして、ゲート電極13を、多結晶シリコン膜13aと多結晶シリコン-ゲルマニウム膜13bとからなる二層構造とすることで、Sファクタの値が70mV/dec以下のトランジスタを実現する構成となっている。

Claim (excerpt)：

ゲート絶縁膜上に、多結晶シリコン膜および多結晶シリコン-ゲルマニウム膜からなる二層構造のゲート電極を有してなることを特徴とする半導体装置。