Pat
J-GLOBAL ID：200903099744928534
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
大西 健治
Gazette classification：公開公報
Application number (International application number)：1995260093
Publication number (International publication number)：1997102604
Application date： Oct. 06, 1995
Publication date： Apr. 15, 1997
Summary：
【要約】【解決手段】 半導体基板に窪みが形成され、かつ半導体基板を複数のトランジスタ同士を分離するための分離領域とする。【効果】 トランジスタのオン抵抗が減少する。
Claim (excerpt)：
窪みが形成された第1の主面と前記第1の主面に対向する第2の主面を有する第1導電型の半導体基板と、前記窪みの底面から前記第2の主面に達する第2導電型の第1の不純物層と、前記窪みの底面上に形成され、前記第1の不純物層と電気的に接続される第1の導電層と、前記第1導電型の半導体基板と前記第1の導電層とを電気的に分離する為に前記窪みの底面の周縁から前記第1の主面上に延在する絶縁膜と、前記第2の主面上全面に形成され、前記第2の主面に対向する第3の主面を有する半導体層であって、前記第1の不純物層上を含む前記第2の主面から前記第3の主面に達する第2の導電型の第1の半導体領域と、前記第1の半導体領域に隣接し、前記第3の主面から前記第2の主面に達する第1導電型の第2の半導体領域と、前記第2の半導体領域に隣接し、かつ前記第3の主面から前記第2の主面に達し、前記第2の半導体領域によって前記第1の半導体領域から分離される第2導電型の第3の半導体領域とを有する前記半導体層と、前記第1の半導体領域内の前記第3の主面を含む前記第1の半導体領域内に形成される第1導電型の第1の不純物領域と、前記第1の不純物領域内の前記第3の主面を含む前記第1の不純物領域内に形成される第2導電型の第2の不純物領域と、前記第2の不純物領域内の前記第3の主面上に形成される第2の導電層と、前記第2の不純物領域を除く前記第1の不純物領域内の第3の主面上に形成される前記第3の導電層と、前記第3の半導体領域内の前記第3の主面を含む前記第3の半導体領域内に形成される第1導電型の第3の不純物領域と、前記第3の不純物領域内の前記第3の主面を含む前記第3の不純物領域内に形成される第2導電型の第4の不純物領域と、前記第4の不純物領域内の前記第3の主面上に形成される第4の導電層と、前記第4の不純物領域を除く前記第3の不純物領域内の第3の主面上に形成される前記第5の導電層と、前記第3の不純物領域を除く前記第3の半導体層内の前記第3の主面に形成される第6の導電層と、前記第3の半導体領域内の前記第2の主面を含む前記半導体基板内に形成される第2導電型の第2の不純物層とを有することを特徴とする半導体装置。
IPC (2)：
FI (3)：
H01L 29/78 656 A
, H01L 21/76 V
, H01L 29/78 656 E
