Pat

J-GLOBAL ID：200903099818909260

半導体の製造方法

Inventor： 西野 弘師 ,  岡本 徹 ,  村上 聡 ,  齊藤 哲男 ,  丸山 研二
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1995118277
Publication number (International publication number)：1996316248
Application date： May. 17, 1995
Publication date： Nov. 29, 1996
Summary：

【要約】【目的】 気相成長法により格子不整合の大きな基板上にII-VI 族化合物半導体を結晶性よくかつ短時間に堆積する。【構成】 第一の成長速度でII-VI 族化合物半導体を堆積した後,第一の成長速度よりも速い第二の成長速度でII-VI 族化合物半導体を堆積する。第一の成長速度を0.5μm/時より遅く,またII-VI 族化合物半導体を,CdTe,ZnTe若しくはHgTe又はこれらの混晶とすることができる。

Claim (excerpt)：

気相成長法により基板結晶上に該基板結晶と格子不整合のII-VI 族化合物半導体を堆積する半導体の製造方法において,第一の成長速度で該II-VI 族化合物半導体を堆積した後,該第一の成長速度よりも速い第二の成長速度で該II-VI 族化合物半導体を堆積することを特徴とする半導体の製造方法。

IPC (4)：

H01L 21/365 ,  C30B 25/02 ,  H01L 21/20 ,  H01L 21/205

FI (4)：

H01L 21/365 ,  C30B 25/02 Z ,  H01L 21/20 ,  H01L 21/205