Pat
J-GLOBAL ID:200903099857293446

半導体装置およびその作製方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1994281409
Publication number (International publication number):1996125194
Application date: Oct. 20, 1994
Publication date: May. 17, 1996
Summary:
【要約】【目的】 ゲイト電極の段差が実質的に発生しないエッヂレススタガー型の薄膜トランジスタ(TFT)において、寄生容量低減と素子分離に有効な方法を提供する。【構成】 TFTのソース/ドレインに相当する領域にニッケル等の触媒元素添加し、あるいは、触媒元素もしくは触媒元素化合物層を設け、その上に真性のアモルファスシリコン膜を形成する。そして、熱アニールをおこなうことにより、前記真性アモルファスシリコン中に触媒元素を拡散させるとともに、真性アモルファスシリコン膜をソース/ドレインを中心として選択的に結晶化させる。この結果、他の部分は高抵抗のアモルファス領域が存在し、チャネル生成がなく、また、TFT間の絶縁分離が可能となる。
Claim (excerpt):
N型もしくはP型の不純物およびアモルファスシリコンの結晶化を促進せしめる触媒元素を含有する1対の半導体領域と、該半導体領域の間に設けられたゲイト電極と、該ゲイト電極と実質的に同じ形状のゲイト絶縁膜および実質的に真性な半導体層と、を有し、該半導体層は結晶性シリコンの領域とアモルファスシリコンの領域とを有することを特徴とする半導体装置。
IPC (3):
H01L 29/786 ,  H01L 21/336 ,  H01L 21/20
FI (3):
H01L 29/78 616 L ,  H01L 29/78 616 S ,  H01L 29/78 627 G
Patent cited by the Patent:
Cited by applicant (4)
Show all
Cited by examiner (6)
Show all

Return to Previous Page