Pat
J-GLOBAL ID：200903099868307961
スキャンパステスト用フリップフロップ回路
Inventor：
Applicant, Patent owner：
Agent (1)：
小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994141653
Publication number (International publication number)：1996005710
Application date： Jun. 23, 1994
Publication date： Jan. 12, 1996
Summary：
【要約】【目的】 遅延シミュレーションの誤差を軽減しつつも、回路面積の増大を最小限にとどめる、スキャンパステスト用フリップフロップ回路を提供する。【構成】 インバータ回路等の論理回路54を介して反転させたデータ入力端子51からのデータ信号とスキャン信号入力端子52からのスキャン信号をスキャンモード切り替え入力端子53からのスキャンテストモードの切り替え信号で選択するセレクタ回路55と、セレクタ回路55の出力をクロック信号により、ラッチし、出力するDフリップフロップ回路56とから構成される。論理回路54を設けることにより、データ入力端子51における入力インピーダンスを高くすることができ、遅延シミュレーション時の遅延計算の誤差を軽減することができる。
Claim (excerpt)：
通常動作モード時のデータ信号を入力する第1の入力端子と、スキャンテストのシフトモード時のスキャン信号を入力する第2の入力端子と、前記第1の入力端子を入力に接続した第1の論理回路と、前記第1の論理回路の出力と前記第2の入力端子を2つの入力に接続し、2つの信号入力の一方を選択し、出力するセレクタ回路と、前記セレクタ回路のモード選択を行う信号を入力するモード切り替え端子と、クロック信号により、前記セレクタ回路の出力信号を保持、出力する第2の論理回路とを備えたことを特徴とするスキャンパステスト用フリップフロップ回路。
IPC (3)：
G01R 31/28
, H03K 3/037
, H03K 3/3562
G01R 31/28 G
, H03K 3/356 C
