Pat
J-GLOBAL ID：200903099884285595
半導体装置の製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1991271430
Publication number (International publication number)：1993063188
Application date： Oct. 18, 1991
Publication date： Mar. 12, 1993
Summary：
【要約】【目的】 新規な方法にてゲート電極部の側壁に形成した絶縁膜よりなるサイドウォールの広がりを大きくできる半導体装置の製造方法を提供することにある。【構成】 N- エピタキシャル層2上の所定領域にゲート酸化膜10を介してポリシリコンゲート電極材11aを形成し、ポリシリコンゲート電極材11a上を含むN- エピタキシャル層2上に所定厚さのCVDシリコン酸化膜15を形成し、マグネトロン型反応性イオンエッチング装置を用いて、炭素に水素及びフッ素を結合したCHF3 ガス、及びN2 ガスを流しながら、CVDシリコン酸化膜15をエッチングしてポリシリコンゲート電極材11aの側壁部にのみCVDシリコン酸化膜15を残してサイドウォール16が形成される。又、マグネトロン型反応性イオンエッチング装置を用いてエッチングする際に、CHF3 /He/N2 /O2 を使用すると、電極の汚れが少なくなる。
Claim (excerpt)：
半導体基板上の所定領域に絶縁膜を介してゲート電極材を形成する第1工程と、前記ゲート電極材上を含む半導体基板上に所定厚さの絶縁膜を形成する第2工程と、マグネトロン型反応性イオンエッチング装置を用いて、CF系ガスとH2 ガスとの混合ガス、又は炭素に水素及びフッ素を結合したガス、及びN2 ガス又はHeガスを流しながら、前記絶縁膜をエッチングして前記ゲート電極材の側壁部にのみ絶縁膜を残す第3工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 29/784
, H01L 21/302
Cited by examiner (6)
Show all
Return to Previous Page
