Proj
J-GLOBAL ID:200904056295525651  Research Project code:1777 Update date:Oct. 07, 2013

極限ゲート構造によるシステムディスプレイの超低消費電力化

Study period:2005 - 2010
Organization (1):
Investigating Researcher (1):
Research overview:
シリコン低温酸化法「硝酸酸化法」を活用して、ディスプレイの駆動に用いる薄膜トランジスタ(TFT)を超低消費電力化します。新酸化法で形成する酸化膜は、従来法に比べて格段に良質であるため薄膜化が可能で、TFTの消費電力を従来の1/25以下にすることが可能です。また、極限ゲート構造TFTの創製とこれを用いた新回路技術・アーキテクチャーの開発により、システムディスプレーの消費電力をさらに1/10以下にすることにより、合わせて1/250以下に低減します。
Research program: 戦略的創造研究推進事業(チーム型研究)
Ministry with control over the research :
文部科学省
Organization with control over the research:
独立行政法人科学技術振興機構
Research budget: \0
Parent Research Project (1):

Return to Previous Page